Tugas 8

Register Bufer Terkendali dan Register Geser Terkendali

1. Register Buffer Terkendali

Gambar di atas memperlihatkan sebuah register bufer terkendali dengan CLR aktif tinggi. Artinya jika CLR tinggi, semua flip-flop mengalami reset dan data yang tersimpan menjadi Q = 0000. Ketika CLR kembali ke keadaan rendah, register telah siap untuk beroperasi.

LOAD merupakan masukan kendali yang menentukan operasi rangkaian. Jika LOAD rendah, isi register tidak berubah. Jika LOAD tinggi, dengan tibanya tepi positif sinyal detak, bit-bit X dimasukkan dan data yang tersimpan menjadi :

Q3Q2Q1Q0 = X3X2X1X0.

Ketika LOAD kembali ke keadaan rendah, kata tersebut telah tersimpan dengan aman. Artinya, bit X dapat berubah tanpa mengganggu kata yang telah tersimpan tadi.

2. Register Geser Terkendali

Sebuah register geser terkendali (controlled shift register) mempunyai masukan-masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak yang berikutnya. Jika SHL rendah maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa detak tiba.

Jika SHL tinggi, Din akan masuk ke dalam flip-flop paling kanan, Q0 masuk ke dalam flip-flop kedua, Q1 masuk ke dalam flip-flop ketiga, dst. Dengan demikian rangkaian bertindak sebagai register geser kiri.

Tugas 8

Register Bufer Terkendali dan Register Geser Terkendali

1. Register Buffer Terkendali

Gambar di atas memperlihatkan sebuah register bufer terkendali dengan CLR aktif tinggi. Artinya jika CLR tinggi, semua flip-flop mengalami reset dan data yang tersimpan menjadi Q = 0000. Ketika CLR kembali ke keadaan rendah, register telah siap untuk beroperasi.

LOAD merupakan masukan kendali yang menentukan operasi rangkaian. Jika LOAD rendah, isi register tidak berubah. Jika LOAD tinggi, dengan tibanya tepi positif sinyal detak, bit-bit X dimasukkan dan data yang tersimpan menjadi :

Q3Q2Q1Q0 = X3X2X1X0.

Ketika LOAD kembali ke keadaan rendah, kata tersebut telah tersimpan dengan aman. Artinya, bit X dapat berubah tanpa mengganggu kata yang telah tersimpan tadi.

2. Register Geser Terkendali

Sebuah register geser terkendali (controlled shift register) mempunyai masukan-masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak yang berikutnya. Jika SHL rendah maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa detak tiba.

Jika SHL tinggi, D in akan masuk ke dalam flip-flop paling kanan, Q 0 masuk ke dalam flip-flop kedua, Q1 masuk ke dalam flip-flop ketiga, dan seterusnya. Dengan demikian rangkaian bertindak sebagai register geser kiri.

Tugas 7 Sistem Digital

Up Down Counter

Sebuah Counter disebut sebagai Up Counter jika dapat menghitung secara berurutan mulai dari bilangan terkecil sampai bilangan terbesar.

Contoh : 0-1-2-3-4-5-6-7-0-1-2-….

Sedangkan Down Counter adalah Counter yang dapat menghitung secara berurutan dari bilangan terbesar ke bilangan terkecil. Tabel PS/NS untuk Up dan Down Counter 3 bit seperti ditunjukan pada Tabel :

Dari hasil persamaan logika berdasarkan Tabel PS/NS di atas didapatkan rangkaian seperti di bawah ini :

Dapat dilihat bahwa Down Counting merupakan kebalikan dari Up Counting, sehingga rangkaiannya masih tetap menggunakan rangkaian Up Counter, hanya outputnya diambilkan dari Q masing-masing Flip-flop. Bentuk rangkaian Down Counter adalah seperti gambar di bawah ini :

RANGKAIAN UP / DOWN COUNTER

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL bernilai ‘1’ maka Counter akan menghitung naik (UP), sedangkan jika input CNTRL bernilai ‘0’, Counter akan menghitung turun (DOWN).

TUGAS 6 (Enam)

Rangkaian pengurangan komplemen 2

Dalam mengurangkan 2 buah bilangan binner, hal yang pertama kita lakukan adalah dengan mengkomplemen 2 kan bilangan pengurang, maksud komplemen 2 disini adalah komplemen 1 + 1, yang mana komplemen 1 itu adalah bilangan pengurang, contoh :

A = 7  

B = 3

A – B =

   7

               3

    __________ -

               4

Jika dibuat bilangan binnernya maka menjadi :

A = 7 = 0111 B = 3 = 0011

Sebelum mengurangkan A dengan B maka B terlebih dahulu di inverskan maka B ‘ = 1100. Lalu B’ di tambahkan dengan 1.

1100

     1

_________ +

1101

Setelah itu baru A + dengan B’

     0111

     1101

__________ +

1   0100        

 1 ( diabaikan ), jadi hasilnya = 0100

FULL ADDER

1. PENGERTIAN FULL ADDER

FULL ADDER adalah penjumlahan 3 bilangan masing-masing bilangan 1 bit.

Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (Sum) dan bit kelebihannya (carry-out). Blok diagram dari sebuah full adder diberikan pada gambar berikut ini .

Tabel kebenarannya adalah :

Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut :

S = A (+) B (+) C

Cy = AB + AC + BC



2. Rangkaian Full adder

Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti gambar

3. Prinsip Kerja

Penjumahan full adder pada prinsipnya menggunakan dua buah half adder dan sebuah gerbang OR. Half adder pertama merupakan penjumlahan A dan B . Selanjutnya nilai SUM dari half adder pertama diproses pada half adder kedua dengan input satu lagi yaitu C. Nilai half adder kedua itulah yang menjadi SUM selanjutnya. Carry pada half adder pertama diproses pada gerbang OR.